Digital Circuits(디지털 회로)(8) - Memory Basics

 

Chap 08 전체 구조

• 메모리의 기본 개념
• Random Access Memory(RAM)
• Static RAM(SRAM) 집적 회로
• Dynamic RAM(DRAM) 집적 회로
• DRAM 타입들

---

메모리의 기본 개념

메모리 Memory : 정보를 저장하고 필요할 때 다시 읽어올 수 있도록 만든 장치. 디지털 시스템에서는 0과 1의 이진 정보를 저장하며 CPU나 제어회로가 주소를 지정해 원하는 데이터를 읽거나 쓴다.

메모리의 역할 : 컴퓨터 시스템에서 프로그램 명령어 ,연산 데이터, 중간 결과, 최종 결과를 저장한다. CPU는 메모리에 저장된 데이터를 읽고, 연산 결과를 다시 메모리에 저장한다.

메모리 구성 요소 : 메모리는 기본적으로 데이터를 저장하는 셀 Cell, 셀을 선택하는 주소 회로 Address Circuit, 데이터를 입출력하는 데이터 라인 Data Line, 읽기/쓰기 동작을 제어하는 제어 신호 Control Signal로 구성된다.

RAM(Random Access Memory) : 임의 접근 메모리라는 뜻으로, 메모리 안의 어느 위치에 접근하더라도 접근 시간이 거의 일정한 메모리다. 즉, 첫 번째 주소든 마지막 주소든 주소만 주어지면 같은 방식으로 접근할 수 있다.

---

메모리 단위 : Bit, Byte, Word

Bit : 메모리에서 저장할 수 있는 가장 작은 단위. 하나의 비트는 0 또는 1을 저장한다.

Byte : 일반적으로 8비트를 의미한다. 컴퓨터 시스템에서 문자나 작은 정수 데이터를 표현할 때 많이 사용된다.

Word : CPU나 메모리 시스템이 한 번에 처리하거나 읽고 쓸 수 있는 데이터 단위다. 워드 크기는 시스템에 따라 4비트, 8비트, 16비트, 32비트, 64비트 등으로 달라질 수 있다.

메모리 용량 표현 : 메모리 용량은 보통 "워드 개수 X 워드당 비트 수"로 나타낸다. 예를 들어 1024 X 8 메모리는 1024개의 워드를 가지고, 각 워드는 8비트라는 뜻이다.

주소와 워드의 관계 : 메모리에서 하나의 주소는 보통 하나의 워드를 가리킨다. 따라서 주소 비트 수가 n개이면 선택 가능한 주소 개수는 2^n개다.

주소 개수 = 2^n

예시 : 주소선이 10개라면 선택 가능한 주소는 2^10 = 1024개로 1024개의 워드를 구분할 수 있다.

1024 X 8 RAM은 1024개의 주소를 가지며 각 주소마다 8비트 데이터를 저장한다. 전체 용량은 다음과 같다.

1024 X 8 = 8192 bits = 1024 byte

---

메모리 주소 Address

주소 Address : 메모리 내부의 특정 저장 위치를 선택하기 위해 사용하는 이진 코드다. CPU나 제어 회로는 주소선을 통해 메모리에 접근할 위치를 지정한다.

주소선 Address Line : 주소 정보를 전달하는 신호선이다. 주소선의 개수가 많을수록 더 많은 메모리 위치를 선택할 수 있다.

주소 비트 수 계산 : 메모리에 N개의 워드가 있다면 필요한 주소 비트 수 n은 다음 관계를 만족한다.

N = 2^n

예 : 256개의 워드를 가진 메모리는 2^8 = 256 이므로 8개의 주소선이 필요하다.

---

메모리 읽기와 쓰기 동작

Read 읽기 : 메모리의 특정 주소에 저장된 데이터를 외부로 출력하는 동작이다. 주소를 지정하고 읽기 제어 신호를 활성화하면 해당 워드의 데이터가 출력선으로 나온다.

Write 쓰기 : 외부에서 입력된 데이터를 특정 주소에 저장하는 동작이다. 주소를 지정하고 데이터 입력값을 넣은 뒤 쓰기 제어 신호를 활성화하면 해당 위치에 데이터가 저장된다.

Read/Write 제어 : 메모리에는 보통 읽기와 쓰기를 구분하기 위한 제어 신호가 있다. 이 신호에 따라 메모리 셀에서 데이터를 출력할지, 입력 데이터를 저장할지가 결정된다.

Chip Select CS : 특정 메모리 칩을 선택하는 신호다. 여러 개의 메모리 칩이 연결되어 있을 때, CS가 활성화된 칩만 읽기 또는 쓰기 동작을 수행한다.

---

Memory Block Diagram

 

 

 

위 이미지의 메모리 유닛은 총 2^k개의 워드를 저장할 수 있고, 각 워드는 n비트로 구성된다. 따라서 전체 메모리 용량은 다음과 같다.

전체 용량 = 2^k X b bits, 예를 들어 k = 10, n = 8이라면 2^10 = 1024, 1024개의 워드를 가지고, 각워드는 8비트가 된다. 따라서 전체 용량은 1024 X 8 = 8192, 8192bits가 된다.

 

k Address Lines은 메모리 어느 위치의 데이터를 읽거나 쓸 것인지 지정하는 입력선으로 주소 표현 비트가 k개 라는 뜻이다. 예를 들어 주소 선이 3개라면 주소 조합은 다음과 같이 2^3 = 8로 총 8개다.

 

 

k개의 주소선에 들어온 이진 주소가 디코더에 의해 해석되어, 메모리 내부의 2^k개 워드중 하나를 선택한다.

 

그림 위쪽 메모리 유닛으로 들어가는 선은 n Data Input Lines로 메모리에 저장할 데이터가 들어오는 통로다.

데이터 입력선이 n개인 이유는 각 워드가 n비트이기 때문이다. 즉 한 번에 n비트짜리 워드를 저장하려면 n개의 입력선이 필요하다. n Data Output Lines도 같은 이유다.

 

옆에 Read/Write는 각각 제어선으로 1로 활성화 되어 있을 시 해당 읽기/쓰기 기능을 수행한다.

---

RAM의 기본 구조

RAM의 의미 : RAM은 Random Access Memory의 약자로, 임의의 주소에 직접 접근할 수 있는 메모리다.

RAM의 특징 : 주소가 주어지면 해당 위치의 데이터를 읽거나 쓸 수 있다. 순차적으로 접근해야 하는 저장 장치와 달리, 원하는 위치에 바로 접근할 수 있다.

RAM의 기본 구성 : RAM은 여러 개의 저장 셀로 이루어져 있고, 이 셀들은 행과 열의 배열 형태로 구성된다. 주소 디코더는 입력된 주소를 해석하여 특정 워드를 선택한다.

RAM의 주요 신호 : 주소 입력, 데이터 입력, 데이터 출력, 읽기/쓰기 제어 신호,칩 선택 신호 등이 있다.

RAM의 종류 : 대표적으로 SRAM과 DRAM이 있다. SRAM은 래치 또는 플립플롭 구조를 사용하고, DRAM은 커패시터 전하를 저장하는 방식을 사용한다.

---

SRAM(Static RAM)

 

SRAM의 정의

SRAM : 정적 RAM이라 하며, 래치 또는 플립플롭 구조를 이용하여 데이터를 저장하는 메모리다.

Static의 의미 : 전원이 공급되는 동안 저장된 데이터가 계속 유지된다는 뜻이다. 단, 전원이 꺼지면 데이터는 사라진다.

SRAM의 저장 방식 : SRAM은 보통 여러 개의 트랜지스터로 구성된 래치 회로를 이용해 0 또는 1을 저장한다.

SRAM의 특징 : 재생 Refresh 동작이 필요 없고 속도가 빠르지만, 셀 구조가 복잡하여 같은 면적에 저장할 수 있는 비트 수가 DRAM보다 적다.

SRAM 사용 예 : 캐시 메모리, 레지스터 파일, 고속 버퍼 등에 사용된다.

 

SRAM 셀 구조

SRAM Cell : 1비트의 데이터를 저장하는 기본 단위다. 일반적으로 래치 구조를 이용해 0 또는 1을 유지한다.

SR 래치 기반 구조 : SRAM 셀은 Set과 Reset 동작을 통해 값을 저장하는 래치의 개념을 기반으로 한다.

데이터 유지 : 전원이 공곱되는 동안 래치가 이전 상태를 유지하기 때문에 별도의 주기적 재충전이 필요 없다.

읽기 동작 : 선택된 SRAM 셀의 저장값이 비트 라인을 통해 출력된다.

쓰기 동작 : 외부에서 들어온 데이터가 선택된 SRAM 셀 내부의 래치 상태를 바꾸어 저장된다.

 

 

 

Bit Slice 비트 슬라이스

Bit Slcie : 여러 개의 SRAM 셀을 같은 비트 위치 기준으로 모아 놓은 구조다.

워드 구성 : 하나의 워드가 여러 비트로 구성되므로, 각 비트 위치마다 여러 셀이 배열된다.

예를들어 4비트 워드 메모리라면, 각 워드는 4개의 비트를 가진다. 이때 각 비트 위치에 해당하는 셀들의 집합을 비트 슬라이스라 볼 수 있다.

이 비트 슬라이스 구조를 이용하면 여러 비트 데이터를 병렬로 읽고 쓸 수 있다.

 

 

 

 

SRAM 읽기 동작

주소 입력 : 외부에서 읽고 싶은 워드의 주소를 입력한다.

디코더 동작 : 주소 디코더가 입력 주소를 해석하여 하나의 워드 라인을 선택한다.

셀 선택 : 선택된 워드 라인에 연결된 SRAM 셀들이 활성화 된다.

데이터 출력 : 각 셀에 저장된 비트값이 데이터 출력 라인으로 전달된다.

읽기 동작 특징 : 읽기 동작에서는 저장된 데이터가 외부로 전달되며, 정상적인 SRAM에서는 데이터가 파괴되지 않는다.

 

SRAM 쓰기 동작

주소 입력 : 데이터를 저장할 메모리 위치의 주소를 입력한다.

데이터 입력 : 저장할 데이터를 데이터 입력선에 넣는다.

쓰기 제어 신호 활성화 : Write Enable 또는 Read/Write 신호를 쓰기 상태로 설정한다.

셀 상태 변경 : 선택된 워드의 SRAM 셀들이 입력 데이터에 맞게 래치 상태를 변경한다.

데이터 저장 : 전원이 공급되는 동안 새로 저장된 데이터가 유지된다.

 

SRAM의 장점과 단점

장점 : 속도가 빠르다. 재생 Refresh 회로가 필요 없다. 제어가 DRAM보다 단순하다. 읽기 동작이 안정적이다.

단점 : 하나의 비트를 저장하는 데 필요한 트랜지스터 수가 많다. 면적이 크고 가격이 비싸 고용량 메모리로 만들기 어렵다.

 

 

 

---

Coincident Selection 동시 선택 방식(직교 선택 방식)

 

Conincident Selection의 필요성

Coincident Selection : 행과 열을 동시에 선택하여 특정 메모리 셀 또는 워드를 선택하는 방식이다.

필요 이유 : 메모리 용량이 커질수록 하나의 큰 디코더만으로 모든 주소를 선택하면 디코더의 크기와 회로 복잡도가 매우 커진다.

해결 방법 : 주소를 행 주소와 열 주소로 나누어 두 개의 작은 디코더를 사용한다. 행 디코더가 특정 해을 선택하고, 열 디코더가 특정 열을 선택하면 두 선택 신호가 만나는 위치의 셀이 선택된다.

장점 : 대규모 메모리에서 디코더 크기를 줄이고 배선 복잡도를 낮출 수 있다.

 

 

 

 

단일 디코더 방식과 비교

단일 디코더 방식 : n개의 주소 입력을 받아 2^n개의 출력 중 하나를 선택한다. 메모리 주소가 많아질수록 출력선 수가 매우 많아진다.

직교 선택 방식 : 주소를 두 부분으로 나누어 행과 열을 선택한다. 예를 들어 10비트 주소를 5비트 행 주소와 5비트 열 주소로 나누면 각각 2^5 = 32개의 행과 열을 선택할 수 있다.

예를들어 1024개의 위치를 선택하기 위해 단일 디코더를 쓰면 10-to-1024 디코더가 필요하다. 하지만 직교 선택을 사용하면 5-to-32행 디코더와 5-to-32 열 디코더를 사용할 수 있다.

효과 : 전체 선택 가능한 위치는 여전히 32X32 = 1024개지만 디코더 출력선 수와 회로 부담이 줄어든다.

---

메모리 확장 Memory Expansion

 

메모리 확장의 의미

Memory Expansion : 여러 개의 메모리 칩을 연결하여 전체 메모리의 워드 수를 늘리거나 워드 길이를 늘리는 것.

확장 방향 : 메모리는 크게 두 가지 방식으로 확장할 수 있다. 하나는 워드 수 확장, 다른 하나는 워드 길이 확장이다.

워드 수 확장 : 저장 가능한 주소 개수를 늘리는 것이다.

워드 길이 확장 : 한 주소에서 읽거나 쓸 수 있는 비트 수를 늘리는 것이다.

 

워드 수 확장

여러 개의 메모리 칩을 사용하여 더 많은 주소 공간을 만든다.

방법 : 각 메모리 칩의 데이터선은 공통으로 연결하고, 상위 주소 비트나 별도 디코더를 이용해 하나의 칩만 선택

Chip Select CS 사용 : 여러 칩 중 하나만 활성화하기 위해 CS 신호를 사용한다.

예를 들어 64 X 8 RAM 칩 4개를 사용하면 256 X 8 메모리를 만들 수 있다.

각 칩은 64개의 8비트 워드를 가진다. 4개를 주소 방향으로 연결하면 워드 수가 4배가 된다.

따라서 전체 메모리는 64 X 4가 된다.

주소선 변화 : 64 = 2^8이므로 각 칩 내부 주소선은 6개가 필요하다. 전체 256 = 2^8이므로 전체 주소선은 8개가 필요하다. 추가된 2개의 상위 주소선은 4개의 칩 중 하나를 선택하는 데 사용된다.

 

 

워드 길이 확장

한 주소에 더 많은 비트를 동시에 읽고 쓰도록 만드는 것이다.

방법 : 여러 메모리 칩의 주소선과 제어선을 공통으로 연결하고, 데이터 선을 병렬로 사용한다.

예시 : 1024 X 4 RAM 칩 2개를 사용하면 1024 X 8 메모리를 만들 수 있다.

워드 수는 그대로 1024개이고, 각 칩이 4비트씩 출력하므로 두 칩을 병렬로 연결하면 8비트 워드가 된다.

 

주소선 변화 : 워드 수는 그대로 1024개이므로 주소선 수는 10개 그대로다.

데이터선 변화 : 데이터선은 4비트에서 8비트로 증가한다.

 

---

DRAM(Dynamic RAM)

 

DRAM의 정의

DRAM Dynamic RAM : 동적 RAM이라고 하며, 커패시터에 전하를 저장하여 데이터를 표현하는 메모리다.

Dynamic의 의미 : 시간이 지나면 커패시터의 전하가 누설되므로 저장된 정보를 유지하기 위해 주기적으로 다시 충전해야 한다는 뜻이다.

DRAM의 저장 방식 : 커패시터에 전하가 있으면 1, 전하가 없거나 적으면 0으로 해석한다.

DRAM의 특징 : 셀 구조가 단순하여 대용량, 고밀도 메모리를 만들 수 있다. 하지만 재생 Refresh가 필요하고 제어 회로가 SRAM보다 복잡하다.

DRAM 사용 예 : 주기억장치 Main Memory, 대용량 시스템 메모리 등에 사용된다.

 

DRAM 셀 구조

기본 구성 : DRAM의 1비트 셀은 보통 하나의 커패시터와 하나의 접근 레지스터로 구성된다.

커패시터 Capacitor : 전하를 저장하는 소자다. 저장된 전하의 유무에 따라 0 또는 1을 표현한다.

접근 트랜지스터 Access Transistor : 워드 라인에 의해 제어되며, 선택된 경우 커패시터와 비트 라인을 연결한다.

장점 : SRAM보다 적은 소자로 1비트를 저장할 수 있어 집적도가 높다.

단점 : 커패시터의 전하가 시간이 지나면서 새어 나가므로 저장 정보가 사라질 수 있다.

 

DRAM 읽기 동작

주소 입력 : 읽을 위치의 주소를 입력한다.

행 선택 : 행 주소가 먼저 입력되고, RAS 신호를 통해 행이 선택된다.

열 선택 : 이후 열 주소가 입력되고, CAS 신호를 통해 열이 선택된다.

데이터 감지 : 선택된 셀의 커패시터 전하가 비트 라인으로 전달되고, 감지 증폭기 Sense Amplifier가 이를 읽어 0 또는 1로 판단한다.

읽기 후 복원 : DRAM 읽기는 커패시터의 전하 상태에 영향을 줄 수 있기 때문에 읽은 뒤 데이터를 다시 복원하는 과정이 필요하다.

 

DRAM 쓰기 동작

주소 지정 : 행 주소와 열 주소를 이용해 특정 셀을 선택한다.

데이터 입력 : 저장할 0 또는 1을 데이터 입력선에 넣는다.

커패시터 충전 또는 방전 : 데이터가 1이면 커패시터를 충전하고, 데이터가 0이면 방전 상태로 만든다.

저장 : 커패시터에 저장된 전하 상태가 데이터가 된다.

주의점 : 쓰기 후에도 시간이 지나면 전하가 누설되므로 Refresh가 필요하다.

 

Refresh 재생 동작

Refresh : DRAM의 커패시터 전하가 사라지기 전에 주기적으로 데이터를 읽고 다시 써서 정보를 유지하는 동작이다.

필요한 이유 : 커패시터는 완벽한 저장 소자가 아니므로 시간이 지나면 전하가 누설된다.

Refresh가 없으면 : 저장된 1이 시간이 지나면서 0으로 잘못 인식될 수 있다.

Refresh의 단점 : 재생 동작을 수행하는 동안 메모리 접근 성능이 떨어질 수 있다. 또한 Refrsh를 제어하기 위한 추가 회로가 필요하다.

 

DRAM의 장점과 단점

장점 : 셀 구조가 단순하다. 집적도가 높다. 대용량 메모리 구현에 적합하다. 비트당 가격이 낮다.

단점 : Refresh가 필요하다. SRAM보다 느리다. 제어 회로가 복잡하다. 읽기 동작 후 복원이 필요할 수 있다.

---

SRAM과 DRAM 비교

구분	SRAM	DRAM
전체 이름	Static RAM	Dynamic RAM
저장 방식	래치 또는 플립플롭	커패시터 전하
기본 셀 구조	여러 트랜지스터	커패시터 + 접근 트랜지스터
Refresh	필요 없음	필요함
속도	빠름	상대적으로 느림
집적도	낮음	높음
가격	비쌈	저렴
제어 회로	비교적 단순	복잡
주 사용처	캐시 메모리	주기억장치
데이터 유지	전원 공급 중 유지	주기적 재생 필요

 

SRAM은 래치 구조를 사용하여 전원이 공급되는 동안 데이터를 유지하므로 Refresh가 필요 없다. 반면 DRAM은 커패시터에 전하를 저장하기 때문에 전하 누설이 발생하며, 데이터를 유지하기 위해 주기적인 Refresh가 필요하다

---

DRAM 주소 다중화와 RAS/CAS

 

주소 다중화 Address Multiplexing

주소 다중화 : DRAM에서 전체 주소를 한 번에 입력하지 않고 행 주소와 열 주소로 나누어 같은 주소핀을 통해 순차적으로 입력하는 방식이다.

필요한 이유 : DRAM은 대용량 메모리이므로 주소선이 매우 많이 필요하다. 주소를 행과 열로 나누어 입력하면 외부 핀 수를 줄일 수 있다.

동작 방식 : 먼저 행 주소를 입력하고 RAS 신호로 저장한다. 다음에 열 주소를 입력하고 CAS 신호로 저장한다.

장점 : 패키지 핀 수를 줄일 수 있어 대용량 메모리 칩 설계에 유리하다.

단점 : 주소를 두 단계로 입력하므로 제어 타이밍이 복잡해진다.

 

RAS Row Address Strobe

RAS : Row Address Strobe의 약자로, DRAM에서 행 주소가 유효함을 알리는 신호다.

역할 : 행 주소를 DRAM 내부에 저장하고 특정 행을 선택한다.

동작 순서 : 행 주소가 주소 핀에 들어온 상태에서 RAS가 활성화되면 해당 행 주소가 내부 행 주소 래치에 저장된다.

 

CAS Column Address Strobe

CAS : Column Address Strobe의 약자로, DRAM에서 열 주소가 유효함을 알리는 신호다.

역할 : 열 주소를 DRAM 내부에 저장하고 특정 열을 선택한다.

동작 순서 : 열 주소가 주소 핀에 들어온 상태에서 CAS가 활성화되면 해당 열 주소가 내부 열 주소 래치에 저장된다.

 

RAS/CAS 동작 순서

1단계 : 주소 핀에 행 주소를 입력한다.

2단계 : RAS를 활성화하여 행 주소를 저장하고 행을 선택한다.

3단계 : 같은 주소 핀에 열 주소를 입력한다.

4단계 : CAS를 활성화하여 열 주소를 저장하고 열을 선택한다.

5단계 : 선택된 셀 또는 워드의 데이터를 읽거나 쓴다.

 

 

---

DRAM Controller

 

DRAM Controller의 정의

DRAM Controller : CPU나 시스템 버스와 DRAM 사이에서 DRAM의 복잡한 동작을 제어하는 회로다.

필요한 이유 : DRAM은 SRAM과 달리 행/열 주소 분리, RAS/CAS 타이밍, Refresh, 읽기 후 복원 등 복잡한 제어가 필요하다.

역할 : CPU가 단순히 주소와 읽기/쓰기 요청을 보내면, DRAM Controller가 이를 DRAM이 이해할 수 있는 세부 신호로 변환한다.

 

DRAM Controller의 주요 기능

주소 분리 : CPU에서 받은 주소를 행 주소와 열 주소로 나눈다.

RAS/CAS 제어 : 행 주소와 열 주소가 올바른 순서와 타이밍으로 DRAM에 전달되도록 제어한다.

Refresh 제어 : 일정시간마다 DRAM의 데이터를 재생하여 정보가 사라지지 않게 한다.

읽기/쓰기 제어 : Read와 Write 동작에 필요한 신호를 발생시킨다.

타이밍 조정 : DRAM이 안정적으로 동작할 수 있도록 신호 간 시간 간격을 맞춘다.

성능 최적화 : 버스트 전송이나 페이지 모드 접근 등을 통해 메모리 대역폭을 높인다.

---

최신 DRAM 기술

 

SDRAM Synchronous DRAM

SDRAM : Synchronous Dynamic RAM의 약자로, 시스템 클록에 맞추어 이루어진다는 뜻이다.

Synchronous의 의미 : 메모리 동작이 클록 신호에 맞추어 이루어진다는 뜻이다.

기존 DRAM과 차이 : 기존 비동기 DRAM은 외부 제어 신호의 타이밍에 따라 동작하지만, SDRAM은 클록 기준으로 명령어와 데이터를 처리한다.

장점 : CPU나 메모리 컨트롤러와 동기적으로 동작하므로 고속 동작과 연속 데이터 전송에 유리하다.

Burst 읽기 : 한 번 시작 주소를 지정하면 이후 연속된 데이터를 빠르게 읽어오는 방식이다.

 

Burst Mode

Burst Mode : 하나의 시작 주소를 지정한 뒤, 연속된 주소의 데이터를 빠르게 전송하는 방식이다.

필요한 이유 : 실제 프로그램은 연속된 메모리 위치를 읽는 경우가 많다. 이를 이용하면 매번 주소를 새로 지정하지 않아도 되어 속도가 향상된다.

예) 시작 주소 100번을 지정하면 100, 101, 102, 103번 데이터를 연속으로 읽어오는 방식이다.

장점 : 메모리 대역폭을 높일 수 있다.

SDRAM과의 관계 : SDRAM은 클록 동기 방식과 Burst Mode를 통해 고속 데이터 전송을 지원한다.

 

DDR SDRAM

DDR SDRAM : Double Data RAte Synchronous의 약자다.

Double Data Rate의 의미 : 클록의 상승 엣지 Rising Edge와 하강 엣지 Falling Edge 모두에서 데이터를 전송한다는 뜻이다.

기존 SDRAM과 차이 : 일반 SDRAM은 보통 한 클록 주기에서 한 번 데이터를 전송하지만, DDR SDRAM은 한 클록 주기에서 두 번 데이터를 전송할 수 있다.

효과 : 같은 클록 주파수에서도 데이터 전송량이 약 2배가 된다.

 

RDRAM

RDRAM : Rambus DRAM의 약자로, Rambus사가 개발한 고속 DRAM 기술이다.

특징 : 패킷 기반 버스를 사용하여 데이터를 전송한다.

장점 : 고속 데이터 전송을 목표로 설계되었다.

단점 : 독자적인 구조를 사용하므로 시스템 설계와 호환성 측면에서 제한이 있을 수 있다.

---

메모리 성능 관련 개념

 

Access Time 접근 시간

Access Time : 메모리에 주소를 지정한 뒤 데이터가 유효하게 출력되기까지 걸리는 시간이다.

의미 : 접근 시간이 짧을수록 메모리가 빠르다.

SRAM과 DRAM 비교 : 일반적으로 SRAM의 접근 시간이 DRAM보다 짧다.

 

Cycle Time 사이클 시간

Cycle Time : 하나의 메모리 동작을 시작한 뒤 다음 메모리 동작을 시작할 수 있을 때까지 필요한 시간이다.

Access Time과 차이 : Access Time은 데이터가 나오는 시간이고, Cycle Time은 다음 동작까지 포함한 전체 주기 시간이다.

 

Bandwidht 대역폭

Bandwidth : 단위 시간 동안 전송할 수 있는 데이터 양이다.

높이는 방법 : 워드 길이를 늘리거나, 클록 속도를 높이거나, DDR처럼 한 클록에서 두 번 전송하거나, Burst 전송을 사용하면 대역폭을 높일 수 있다.